高位合成友の会 第3回

もうベタなRTL設計はしたくない!?

この会は，新しい論理回路設計の処理系を開発したり使ったりする方法について話す会です．

FPGA等に搭載される論理回路の設計には，RTL(Register Transfer Level)の設計言語が使われることが一般的です．その一方で，ソフトウェアの業界の経験も踏まえ，より使いやすい言語処理系を作ろうとする試みが各所で行われています． RTLより抽象度の高い表現での論理回路設計を可能にする言語が高位合成言語，その処理系が高位合成処理系と呼ばれています．

この会では高位合成処理系の開発者，開発をしてみたいエンジニアによる設計思想と機能の説明に基づき，今後の方向性について議論と妄想を深めることを目指します．

セッション内容
注意: 発表順序は調整中です．変更がある可能性があります
・18:00pm: 開会
・18:10pm: オブジェクト指向スクリプト言語による高位合成処理系Neon Light: たばたさん
・18:40pm: 「Polyphony 〜Pythonベースの高位合成コンパイラ〜」と余談: (有) シンビー 片岡さん/鈴木さん
・19:10pm: LLVMを用いたFortranベースの高位合成ツールFortRockの開発: 山下さん
・19:40pm: Synverll: ひでみさん・20:10pm: Syntehsijerの進捗報告とSynthesijer.Scalaの紹介 : みよし

ディスカッション・LT
・Veriloggen: Pythonによるハードウェアメタプログラミング: NAIST 高前田さん
・「LチカからのHLS挑戦」: 満田賢一郎さん
・ソフトウェア楽器をハード化するプロジェクト sigboost~の紹介: 筑波大 青木さん
・: ikwzmさん